(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平7-321673

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

技術表示箇所

H 0 3 M 13/12

8730 - 5 J

7/30

Z 8842-5J

H04L 25/49

Z 9199-5K

審査請求 有 請求項の数6 OL (全7頁)

(21)出願番号

特願平6-114840

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出願日 平成6年(1994)5月27日

(72)発明者 矢川 健一郎

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

# (54) 【発明の名称】 パンクチャド符号化回路

# (57)【要約】

【目的】 衛生通信装置におけるパンクチャド符号化回 路において、符号化率3/4のデータを小規模回路で生 成すること。

【構成】 マスク信号生成回路10は、クロックCK 1/2 に基づいて間欠的なマスク信号を生成する。マスク 回路20はクロックCK<sub>1/2</sub>を間欠的なマスク信号でマ スクして、間欠クロックを出力する。クロックリタイミ ング回路30は、2倍クロック2CK<sub>1/2</sub> に応答して、 間欠クロックをリタイミングし、リタイミングした間欠 クロックを出力する。第1のデータリタイミング回路4 0は、QチャンネルデータD<sub>qc</sub>およびPチャンネルデー タDPCを、リタイミングした間欠クロックでリタイミン グレ、第2のデータリタイミング回路50は、それらデ ータをさらにクロックCK<sub>3/4</sub> を用いてリタイミング し、QチャンネルデータDqpc およびPチャンネルデー タDppc を出力する。



## 【特許請求の範囲】

【請求項1】 たたみ込み符号化後のQチャンネルデータおよびたたみ込み符号化後のPチャンネルデータをパンクチャド符号化し、パンクチャド後のQチャンネルデータおよびパンクチャド後のPチャンネルデータを出力するパンクチャド符号化回路において、

1

クロック周波数  $f_c$  の符号化率 1/2 用クロックに基づいて間欠的なマスク信号を生成するマスク信号生成回路と、

前記符号化率 1 / 2 用クロックを前記間欠的なマスク信 10 号でマスクして、間欠クロックを出力するマスク回路と、

前記クロック周波数  $f_c$  の 2 倍のクロック周波数 2  $f_c$  をもつ 2 倍クロックに応答して、前記間欠クロックをリタイミングし、リタイミングした間欠クロックを出力するクロックリタイミング回路と、

前記たたみ込み符号化後のQチャンネルデータおよび前記たたみ込み符号化後のPチャンネルデータを前記リタイミングした間欠クロックでリタイミングし、第1のリタイミングしたQチャンネルデータおよび第1のリタイ 20ミングしたPチャンネルデータを出力する第1のデータリタイミング回路と、

前記第1のリタイミングしたQチャンネルデータおよび 前記第1のリタイミングしたPチャンネルデータをクロック周波数 (2/3) fc の符号化率3/4用クロックを用いてリタイミングし、前記パンクチャド後のQチャンネルデータおよび前記パンクチャド後のPチャンネルデータを出力する第2のデータリタイミング回路とを有することを特徴とするパンクチャド符号化回路。

【請求項2】 前記マスク信号生成回路は、前記間欠的 30 なマスク信号としてQチャンネル用マスク信号およびPチャンネル用マスク信号を出力し、前記マスク信号生成回路は、

前記符号化率1/2用クロックをクロック端子で受け、 該符号化率1/2用クロックのクロック周期の3倍のパルス周期をもつと共にそれぞれ該符号化率1/2用クロックのクロック周期の2倍および1倍のパルス幅をもつ第1および第2のカウンタ出力信号を出力する1/3分周カウンタと、

前記第2のカウンタ出力信号を反転して、反転したカウ 40 ンタ出力信号を出力するインバータと、

ロードを指示するときだけ、所定期間、論理ローレベルとなるカウンタロード信号と前記反転 したカウンタ出力信号との論理積をとり、論理積出力信号を前記 1 / 3 分周カウンタのロード端子へ供給するアンドゲートとを有

前記第1のカウンタ出力信号および前記反転したカウン タ出力信号をそれぞれQチャンネル用マスク信号および Pチャンネル用マスク信号として出力することを特徴と する請求項1記載のパンクチャド符号化回路。 【請求項3】 前記マスク回路は、前記間欠的なマスク信号としてQチャンネル用マスク信号およびPチャンネル用マスク信号を受け、前記間欠クロックとしてQチャンネル用間欠クロックおよびPチャンネル用間欠クロックを出力し、前記マスク回路は、

前記符号化率1/2用クロックを前記Qチャンネル用マスク信号でマスクして、前記Qチャンネル用間欠クロックを出力する第1のアンドゲートと、

前記符号化率1/2用クロックを前記Pチャンネル用マスク信号でマスクして、前記Pチャンネル用間欠クロックを出力する第2のアンドゲートとを有することを特徴とする請求項1記載のパンクチャド符号化回路。

【請求項4】 前記クロックリタイミング回路は、前記間欠クロックとしてQチャンネル用間欠クロックおよびPチャンネル用間欠クロックおよびしたクロックとしてリタイミングしたQチャンネル用クロックおよびリタイミングしたPチャンネル用クロックを出力し、前記クロックリタイミング回路は、

前記 2 倍クロックを反転して、反転した 2 倍クロックを 出力するインバータと、

前記Qチャンネル用間欠クロックを前記反転した2倍クロックでリタイミングし、前記リタイミングしたQチャンネル用クロックを出力する第1のフリップフロップ

前記 P チャンネル用間欠クロックを前記反転した 2 倍クロックでリタイミングし、前記リタイミングした P チャンネル用クロックを出力する第 2 のフリップフロップとを有することを特徴とする請求項 1 記載のパンクチャド符号化回路。

() 【請求項5】 前記第1のデータリタイミング回路は、 前記リタイミングしたクロックとしてリタイミングした Qチャンネル用クロックおよびリタイミングしたPチャンネル用クロックを受け、前記第1のデータリタイミング回路は、

前記たたみ込み符号化後のQチャンネルデータを前記リタイミングしたQチャンネル用クロックでリタイミングし、前記第1のリタイミングしたQチャンネルデータを出力する第1のフリップフロップと、

前記たたみ込み符号化後のPチャンネルデータを前記リタイミングしたPチャンネル用クロックでリタイミングし、前記第1のリタイミングしたPチャンネルデータを出力する第2のフリップフロップとを有することを特徴とする請求項1記載のパンクチャド符号化回路。

【請求項6】 前記第2のデータリタイミング回路は、前記第1のリタイミングしたQチャンネルデータを前記符号化率3/4用クロックでリタイミングし、前記パンクチャド後のQチャンネルデータを出力する第1のフリップフロップと、

前記符号化率3/4用クロックを反転し、反転した符号 50 化率3/4用クロックを出力するインバータと、 3

前記第1のリタイミングしたPチャンネルデータを前記 反転した符号化率3/4用クロックでリタイミングし、 付加的なリタイミングしたPチャンネルデータを出力す る第2のフリップフロップと、

前記付加的なリタイミングしたPチャンネルデータを前記符号化率3/4用クロックでリタイミングし、前記パンクチャド後のPチャンネルデータを出力する第3のフリップフロップとを有することを特徴とする請求項1記載のパンクチャド符号化回路。

# 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は衛星通信装置用の誤り訂正復号器として使用されるビタビ復号器に対して使用されるパンクチャド符号化回路に関し、特に、符号化率3/4の場合のパンクチャド符号化回路に関する。

## [0002]

【従来の技術】図 3 に従来のパンクチャド符号化回路を示す。パンクチャド符号化回路は、入力信号として符号 化率 1/2 用クロック  $CK_{1/2}$  と符号化率 3/4 用クロック  $CK_{3/4}$  とたたみ込み符号化後の P チャンネルデー 20 タ $D_{pc}$ とたたみ込み符号化後の Q チャンネルデータ  $D_{qc}$  とを受ける。パンクチャド符号化回路は、符号化率 1/2 2 用クロック  $CK_{1/2}$  と符号化率 3/4 用クロック  $CK_{3/4}$  とを用いて、たたみ込み符号化後の P チャンネルデータ  $D_{pc}$  とたたみ込み符号化後の Q チャンネルデータ  $D_{qc}$  とたたみ込み符号化し、出力信号としてパンクチャド後の P チャンネルデータ  $D_{ppc}$  とパンクチャド後の Q チャンネルデータ  $D_{qpc}$  とを出力する。

【0003】図示のパンクチャド符号化回路は、Pチャンネル用シリアル・パラレル変換用12段シフトレジスタ61と、Qチャンネル用シリアル・パラレル変換用12段シフトレジスタ62と、符号化率3/4用クロック分周カウンタ63と、アドレスデコーダ64と、Pチャンネル用パラレル・シリアル変換用シフトレジスタ67とを有する。

【0004】Pチャンネル用シリアル・パラレル変換用 12段シフトレジスタ61は、符号化率1/2用クロックCK<sub>1/2</sub>に応答して、たたみ込み符号化後のPチャンネルデータD<sub>pc</sub>をシリアル・パラレル変換し、12ビッ 40トのパラレル出力のうちパンクチャドすべきデータを取り除いた8ビットのPチャンネル用データD<sub>pp</sub>を出力する。同様に、Qチャンネル用シリアル・パラレル変換用 12段シフトレジスタ62は、符号化率1/2用クロックCK<sub>1/2</sub>に応答して、たたみ込み符号化後のQチャンネルデータD<sub>pc</sub>をシリアル・パラレル変換し、12ビットのパラレル出力のうちパンクチャドすべきデータを取り除いた8ビットのQチャンネル用データD<sub>qp</sub>を出力する

【0005】又、符号化率3/4用クロック分周カウン 50

タ63とアドレスデコーダ64との組み合わせから成る 回路は、符号化率3/4用クロックCK3/4 か68ビット毎に論理ハイレベルとなるパルスロード信号LDを生成する。このパルスロード信号LDは、Pチャンネル用パラレル・シリアル変換用シフトレジスタ66およびQチャンネル用パラレル・シリアル変換用シフトレジスタ67のロード信号として使用される。また、符号化率3/4用クロックCK3/4 はPチャンネル用パラレル・シ

リアル変換用シフトレジスタ66およびQチャンネル用 10 パラレル・シリアル変換用シフトレジスタ67に供給さ れる。

【0006】 Pチャンネル用パラレル・シリアル変換用シフトレジスタ66は、パルスロード信号LDに応答して8ビットのPチャンネル用データ $D_{pp}$ をロードし、そのロードした信号を符号化率3/4用クロックCK $_{3/4}$ に同期してパラレル・シリアル変換し、符号化率3/4用クロックCK $_{3/4}$ のクロック周波数に等しいデータ速度をもつパンクチャド後のPチャンネルデータ $D_{ppc}$ を出力する。

【0008】尚、本発明に関連する先行技術として、実願平1-26901号のマイクロフィルム(実開平2-118335号公報)には、バースト毎に符号化率可変の制御が行える様に制御信号を統一し、最終出力を符号化率1/2及び3/4のいずれも符号化率1/2のクロックで出力できる様にした「パンクチャド符号化回路」が開示されている。

### [0009]

【発明が解決しようとする課題】上述した従来のパンクチャド符号化回路では、たたみ込み符号化後のデータをシリアル・パラレル変換するためのシフトレジスタ61 および62として、Pチャンネル用およびQチャンネル用にそれぞれフリップフロップを12段以上接続したものを必要とする。さらに、シフトレジスタ61および62のパラレル出力から必要なデータを抜き出した後、パラレル・シリアル変換するためのシフトレジスタ66および67用のパルスロード信号LDを生成する回路が、符号化率3/4用クロック分周カウンタ63とアドレスデコーダ64との組み合わせから成る複雑な回路となる。このように、従来のパンクチャド符号化回路は回路規模が大きくなり、パンクチャド符号化回路内での信号の遅延も大きくなるという問題点がある。

【0010】それ故に本発明の課題は、回路規模の小さ

5

いパンクチャド符号化回路を提供することにある。

【0011】本発明の他の課題は、信号の遅延が小さいパンクチャド符号化回路を提供することにある。

【0012】先行技術は、バースト毎に符号化率の切り 換えが行えるパンクチャド符号化回路を開示するだけ で、本発明のように符号化率3/4のPチャンネルデー タ、Qチャンネルデータを簡潔な小規模回路で生成する ものとは、目的が異なる。

# [0013]

【課題を解決するための手段】本発明によれば、たたみ 10 込み符号化後のQチャンネルデータおよびたたみ込み符 号化後のPチャンネルデータをパンクチャド符号化し、 パンクチャド後のQチャンネルデータおよびパンクチャ ド後のPチャンネルデータを出力するパンクチャド符号 化回路において、クロック周波数 fcの符号化率 1/2 用クロックに基づいて間欠的なマスク信号を生成するマ スク信号生成回路と、符号化率1/2用クロックを間欠 的なマスク信号でマスクして、間欠クロックを出力する マスク回路と、クロック周波数 fcの2倍のクロック周 波数2fcをもつ2倍クロックに応答して、間欠クロッ 20 クをリタイミングし、リタイミングした間欠クロックを 出力するクロックリタイミング回路と、たたみ込み符号 化後のQチャンネルデータおよびたたみ込み符号化後の Pチャンネルデータを、リタイミングした間欠クロック でリタイミングし、第1のリタイミングしたQチャンネ ルデータおよび第1のリタイミングしたPチャンネルデ ータを出力する第1のデータリタイミング回路と、第1 のリタイミングしたQチャンネルデータおよび第1のリ タイミングしたPチャンネルデータをクロック周波数 (2/3) f c の符号化率 3 / 4 用クロックを用いてリタイ ミングし、パンクチャド後のQチャンネルデータおよび パンクチャド後のPチャンネルデータを出力する第2の データリタイミング回路とを有することを特徴とするパ ンクチャド符号化回路が得られる。

## [0014]

【実施例】次に、本発明について図面を参照して詳細に 説明する。

【0015】図1を参照して、本発明の一実施例によるパンクチャド符号化回路について説明する。図示のパンクチャド符号化回路は、入力信号として、クロック周波 40数  $f_c$  をもつ符号化率1/2 円のロック 1/2 と、クロック周波数 1/2 と、クロック周波数 1/2 と、クロック周波数 1/2 と、クロック周波数 1/2 と、カウンタロード信号LDと、たたみ込み符号化後のPチャンネルデータDpcと、たたみ込み符号化後のQチャンネルデータDqcとを受ける。パンクチャド符号化回路は、符号化率1/2 日のロック 1/2 と符号化率1/2 と 1/2 と 1/

化後のPチャンネルデータDpcとたたみ込み符号化後のQチャンネルデータDqcとをパンクチャド符号化し、出力信号としてパンクチャド後のPチャネルデータDppcとパンクチャド後のQチャネルデータDqpcとを出力す

【0016】パンクチャド符号化回路は、マスク信号生成回路10と、マスク回路20と、クロックリタイミング回路30と、第1のデータリタイミング回路40と、第2のデータリタイミング回路50とを有する。

【0017】マスク信号生成回路10は、カウンタロー ド信号LDと符号化率 1/2用クロック CK<sub>1/2</sub> とに基 づいて間欠的なマスク信号を生成する。マスク回路20 は、符号化率1/2用クロックCK<sub>1/2</sub> を間欠的なマス ク信号でマスクして、間欠クロックを出力する。クロッ クリタイミング回路30は、2倍クロック2CK<sub>1/2</sub>に 応答して、間欠クロックをリタイミングし、リタイミン グした間欠クロックを出力する。第1のデータリタイミ ング回路40は、たたみ込み符号化後のQチャンネルデ ータDocおよびたたみ込み符号化後のPチャンネルデー タDpcを、リタイミングした間欠クロックでリタイミン グし、第1のリタイミングしたQチャンネルデータおよ び第1のリタイミングしたPチャンネルデータを出力す る。第2のデータリタイミング回路50は、第1のリタ イミングしたQチャンネルデータおよび第1のリタイミ ングしたPチャンネルデータを符号化率3/4用クロッ クCK3/4 を用いてリタイミングし、パンクチャド後の QチャンネルデータD<sub>qpc</sub>およびパンクチャド後のPチ ャンネルデータDppc を出力する。

【0018】マスク信号生成回路10は、1/3分周カ ウンタ11と、インバータ12と、アンドゲート13と を有する。1/3分周カウンタ11は、4つのデータ入 力端子 $D_0$ ,  $D_1$ ,  $D_2$ , および $D_3$  と、ロード端子 L と、クロック端子Cと、第1および第2のデータ出力端 子D0 およびRCOとをもつ。クロック端子Cには符号 化率1/2用クロック $CK_{1/2}$ が供給される。上記4つ のデータ入力端子D0~D3 のうち、3つのデータ入力 端子 $D_0$ ,  $D_2$ , および $D_3$  には論理ハイレベル "H" の信号が供給され、データ入力端子D1には論理ローレ ベル "L" の信号が供給される。ロード端子Lには後述 するアンドゲート13から論理積出力信号が供給され る。1/3分周カウンタ11は、符号化率1/2用クロ ックCK1/2 に同期して、符号化率1/2用クロックC K<sub>1/2</sub> のクロック周期の3倍のパルス周期をもつと共に それぞれ符号化率1/2用クロックCK<sub>1/2</sub> のクロック 周期の2倍および1倍のパルス幅をもつ第1および第2 のカウンタ出力信号を、第1および第2のデータ出力端 子Do およびR C Oから出力する。第2のカウンタ出力 信号はインバータ12に供給される。インバータ12 は、第2のカウンタ出力信号を反転して、反転したカウ ンタ出力信号を出力する。カウンタロード信号LDは、

ロードを指示するときだけ、所定期間、論理ローレベル "L"となる。アンドゲート13は、カウンタロード信号と反転したカウンタ出力信号との論理積をとり、論理積出力信号を1/3分周カウンタ11のロード端子Lへ供給する。マスク信号生成回路10は、間欠的なマスク信号として、第1のカウンタ出力信号であるQチャンネル用マスク信号および反転したカウンタ出力信号である Pチャンネル用マスク信号を出力する。

【0020】クロックリタイミング回路30は、マスク回路20から間欠クロックとしてQチャンネル用間欠クロックおよびPチャンネル用間欠クロックを受け、リタイミングしたクロックとしてリタイミングしたQチャンネル用クロックおよびリタイミングしたPチャンネル用クロックを出力する。クロックリタイミング回路30は、2個のフリップフロップ31および32と、インバータ33とを有する。インバータ33は2倍クロック2CK1/2を反転して、反転した2倍クロックを出力する。フリップフロップ31は、Qチャンネル用間欠クロックを反転した2倍クロックでリタイミングし、リタイミングしたQチャンネル用のロックを出力する。フリップ32は、Pチャンネル用間欠クロックを反転した2倍クロックでリタイミングし、リタイミングしたPチャンネル用クロックを出力する。

【0021】第1のデータリタイミング回路40は、クロックリタイミング回路30からリタイミングしたクロックとしてリタイミングしたQチャンネル用クロックを受ける。第1のデータリタイミング回路40は、たたみ込み符号化後のQチャンネルデータDqcを、リタイミングしたQチャンネル用クロックを出力するフリップフロップ41と、たたみ込み符号化後のPチャンネルデータDpcを、リタイミングしたPチャンネルデータDpcを、リタイミングしたPチャンネル用クロックでリタイミングしたPチャンネル用クロックでリタイミングし、第1のリタイミングしたPチャンネルデータを出力するフリップフロップ42とを有する。【0022】第2のデータリタイミング回路50は、フリップフロップ53および54とを有する。フリップフロップ5

1は、第1のリタイミングしたQチャンネルデータを符

号化率3/4用クロックCK<sub>3/4</sub> でリタイミングし、パ 50

ンクチャド後のQチャンネルデータ $D_{qpc}$ を出力する。インバータ52は、符号化率3/4用クロック $CK_{3/4}$ を反転し、反転した符号化率3/4用クロックを出力する。フリップフロップ53は、第1のリタイミングしたPチャンネルデータを、反転した符号化率3/4用クロックでリタイミングし、付加リタイミングしたPチャンネルデータを出力する。フリップフロップ54は、付加リタイミングしたPチャンネルデータを、符号化率3/44用クロック $CK_{3/4}$ でリタイミングし、パンクチャド後のPチャンネルデータ $D_{PPC}$ を出力する。

8

【0023】図2は図1に示したパンクチャド符号化回 路の動作を説明するためのタイミングチャートである。 第1行目および第2行目にそれぞれ符号化率1/2用ク ロック C K 1/2 および符号化率 3 / 4 用クロック C K 3/4 を示す。第3行目および第4行目にそれぞれ2倍ク ロック2CK<sub>1/2</sub> およびカウンタロード信号LDを示 す。第5行目および第6行目にそれぞれ1/3分周カウ ンタ11の第1および第2のデータ出力端子Do および RCOから出力される第1および第2のカウンタ出力信 号を示す。第7行目にクロックリタイミング回路30の フリップフロップ31から出力されるリタイミングした Qチャンネル用クロックを示す。第8行目にたたみ込み 符号化後のQチャンネルデータDacを示す。第9行目に 第1のデータリタイミング回路40のフリップフロップ 41から出力される第1のリタイミングしたQチャンネ ルデータを示す。第10行目に第2のデータリタイミン グ回路50のフリップフロップ51から出力されるパン クチャド後のQチャネルデータDapc を示す。第11行 目にクロックリタイミング回路30のフリップフロップ 32から出力されるリタイミングしたPチャンネル用ク ロックを示す。第12行目にたたみ込み符号化後のPチ ャンネルデータDpcを示す。第13行目に第1のデータ リタイミング回路40のフリップフロップ42から出力 される第1のリタイミングしたPチャンネルデータを示 す。第14行目に第2のデータリタイミング回路50の フリップフロップ53から出力される付加リタイミング したPチャンネルデータを示す。第15行目に第2のデ ータリタイミング回路50のフリップフロップ54から 出力されるパンクチャド後のPチャンネルデータDppc を示す。

【0024】論理ローレベル"L"のカウンタロード信号LCがアンドゲート13を介して1/3分周カウンタ11のロード端子Lに供給されると、1/3分周カウンタ11は、図2の第5行目および第6行目に示されるように、第1および第2のデータ出力端子D0およびRCOからそれぞれ第1および第2のカウンタ出力信号を出力する。インバータ12は第2のカウンタ出力信号を反転し、反転したカウンタ出力信号として出力される。マスク信号生成回路10は、第1のカウンタ出力信号および反転したカウンタ出力信号をそれぞれQチャンネル用

10

マスク信号およびPチャンネル用マスク信号として出力 する。

【0025】最初に、Qチャンネルデータについて説明 する。アンドゲート21は符号化率1/2用クロックC  $K_{1/2}$  をQチャンネル用マスク信号によってマスクし、 Qチャンネル用間欠クロックを出力する。フリップフロ ップ31は、図2の第7行目に示されるように、インバ ータ33によって2倍クロック2CK<sub>1/2</sub> を反転した2 倍クロックでQチャンネル用間欠クロックをリタイミン グし、リタイミングしたQチャンネル用クロックを出力 10 する。図2の第8行目および第9行目に示されるよう に、フリップフロップ41はたたみ込み符号化後のQチ ャンネルデータDacを、リタイミングしたQチャンネル 用クロックでリタイミングし、第1のリタイミングした Qチャンネルデータを出力する。図2の第10行目に示 されるように、フリップフロップ51は第1のリタイミ ングしたQチャンネルデータを符号化率3/4用クロッ クCK3/4 でリタイミングし、パンクチャド後のQチャ ネルデータDqpc を出力する。

【0026】次に、Pチャンネルデータについて説明す 20 る。アンドゲート22は符号化率1/2用クロックCK1/2をPチャンネル用マスク信号によってマスクし、Qチャンネル用間欠クロックを出力する。フリップフロップ32は、図2の第11行目に示されるように、インバータ33によって2倍クロック2CK1/2を反転した2倍クロックでPチャンネル用間欠クロックをリタイミングし、リタイミングしたPチャンネル用クロックを出力する。図2の第12行目および第13行目に示されるように、フリップフロップ42はたたみ込み符号化後のPチャンネルデータDpcを、リタイミングしたPチャンネルデータDpcを、リタイミングしたPチャンネルデータを出力する。図2の第14行目に示されるように、フリップフロップ53はインバータ5

2によって符号化率 3 / 4 用クロック  $CK_{3/4}$  を反転した符号化率 3 / 4 用クロックで第 1 のリタイミングした Pチャンネルデータをリタイミングし、付加リタイミングした Pチャンネルデータを出力する。図 2 の第 1 5 行目に示されるように、フリップフロップ 5 4 は付加リタイミングした Pチャンネルデータを符号化率 3 / 4 用クロック  $CK_{3/4}$  でリタイミングし、パンクチャド後の Pチャネルデータ  $D_{DDC}$  を出力する。

【0027】本発明は上述した実施例に限定されず、本 2 発明の要旨を逸脱しない範囲内で種々の変更が可能であ るのは勿論である。

# [0028]

(6)

【発明の効果】以上説明したように本発明によるパンクチャド符号化回路は、間欠的なマスク信号を用いて生成される間欠クロックにより、たたみ込み符号化後のデータをリタイミングし、このリタイミングしたデータをさらに符号化率3/4用クロックを用いてリタイミングすることによりパンクチャドを行うので、回路構成が簡潔になり、回路規模も小さくなるという効果がある。

### | 【図面の簡単な説明】

【図1】本発明の一実施例によるパンクチャド符号化回路を示すブロック図である。


【図 2】図 1 に示したパンクチャド符号化回路の動作を 説明するためのタイミングチャートである。

【図3】従来のパンクチャド符号化回路を示すブロック 図である。


## 【符号の説明】

- 10 マスク信号生成回路
- 20 マスク回路
- 30 クロックリタイミング回路
- 40 第1のデータリタイミング回路
- 50 第2のデータリタイミング回路

【図1】



[図2]



【図3】

